El siguiente gran salto de la industria ya tiene fecha y precio. TSMC, el mayor fabricante de chips por contrato, ultima su proceso de 2 nanómetros (N2), con producción en masa prevista para finales de 2025 y llegada comercial a inicios de 2026. Los beneficios técnicos son notables —más rendimiento, menor consumo—, pero se anticipa un encarecimiento de hasta un 50% frente a los 3 nm. ¿Qué ganan marcas como Apple, NVIDIA o Qualcomm y qué pierde el consumidor?
Un nodo “full” con salto de arquitectura
TSMC N2 adoptará por primera vez transistores GAA (gate-all-around) nanosheet, el relevo natural de los FinFET. Se espera una mejora del 10–15% en rendimiento a igual consumo y una reducción del 25–30% en consumo energético frente a N3E, además de un incremento del 15–20% en densidad de transistores, dependiendo de la versión (N2 o N2P). Además, TSMC asegura que la densidad de defectos de N2 es mejor que la de N3 en un punto similar de madurez, un indicador clave antes de la producción a gran escala.
Producción y lanzamiento comercial
La hoja de ruta sitúa el inicio de producción en masa a finales de 2025, con los primeros productos comerciales disponibles durante el primer trimestre de 2026. Paralelamente, TSMC trabaja en su siguiente nodo, A16, orientado a inteligencia artificial y computación de alto rendimiento (AI/HPC), previsto para la segunda mitad de 2026. Este nodo podría implementarse con o sin la nueva litografía High-NA EUV, dependiendo de su viabilidad técnica y económica.
El precio de la vanguardia: hasta 50% más caro
Diversos informes indican que las obleas de 2 nm podrían alcanzar o superar los 30.000 dólares, con un posible incremento adicional del 5–10% en 2026 para nodos por debajo de 5 nm. En conjunto, se estima un aumento de coste cercano al 50% respecto a los 3 nm, impulsado por la alta demanda de chips para IA y los desafíos técnicos del nuevo nodo.
¿Quién paga la cuenta?
- Marcas de móviles y PC: podrían absorber el sobrecoste reduciendo márgenes o trasladarlo al consumidor. En gamas altas, lo segundo es más probable.
- HPC e inteligencia artificial: en estos segmentos, donde cada vatio y milímetro cuadrado son cruciales, el sobrecoste es más justificable si se obtiene mayor eficiencia y densidad.
- Consumidores finales: podrían enfrentarse a productos premium más caros o configuraciones básicas más limitadas, mientras que el grueso del mercado seguiría utilizando nodos anteriores.
¿Qué se gana, entonces?
Además del aumento en rendimiento por vatio, N2 permite diseños más densos y sofisticados: más núcleos, mayor caché, interconexiones avanzadas y bloques dedicados a IA con mejor eficiencia. El buen perfil de defectos comunicado por TSMC sugiere que el rendimiento de fabricación podría estabilizarse antes de lo previsto, clave para contener los costos en 2026. Con la demanda de IA en alza, los pedidos para 2 nm ya se están acumulando, y TSMC planea expandir su capacidad fabril en Taiwán y otros países.
¿Y la litografía High-NA EUV?
TSMC afirma que no necesita High-NA EUV obligatoriamente para sus nodos inmediatos como A16, lo que le permite reducir riesgos operativos y costos de inversión a corto plazo. Su adopción dependerá de un análisis costo-beneficio en el momento oportuno.
Productos relacionados a esta publicación:
